What are the opening hours?

Monday 07:30 - 17:00 Tuesday 07:30 - 17:00 Wednesday 07:30 - 17:00 Thursday 07:30 - 17:00 Friday 07:30 - 17:00 Saturday 07:30 - 11:30

PCBVN, 305 Yen The, An Khe, Cam Le, Da Nang (2026)

14/03/2026

Thiết kế mạch in (PCB) cho tín hiệu Internet tốc độ cao Gigabit Ethernet hoặc 10GbE)
1. Kiểm soát Trở kháng (Impedance Control)Đây là yếu tố quan trọng nhất để tránh phản xạ tín hiệu.Differential Pairs: Tín hiệu Ethernet sử dụng các cặp vi sai. Bạn phải thiết kế sao cho trở kháng vi sai ($Z_{diff}$) thường là 100 $\Omega$.Tính toán độ rộng: Sử dụng các công cụ như Saturn PCB Toolkit hoặc tính năng tích hợp trong Altium/KiCad để tính toán độ rộng đường đồng (width) và khoảng cách giữa chúng (spacing) dựa trên hằng số điện môi ($\epsilon_r$) của vật liệu (thường là FR-4).
2. Quy tắc Đi dây (Routing Guidelines)Độ dài bằng nhau (Length Matching): Hai dây trong một cặp vi sai phải có độ dài bằng nhau tuyệt đối để tránh lệch pha (skew). Nếu cần, hãy sử dụng các đường uốn lượn (serpentine) tại điểm bắt đầu nguồn tín hiệu.Hạn chế Via: Mỗi lỗ xuyên (via) sẽ tạo ra điện dung ký sinh và làm thay đổi trở kháng. Cố gắng đi dây trên cùng một lớp. Nếu bắt buộc phải chuyển lớp, hãy đặt các stitching vias (via nối mass) bên cạnh để duy trì đường hồi tiếp tín hiệu.Bo tròn góc: Tránh đi dây góc 90°. Hãy dùng góc 45° hoặc bo tròn để giảm thiểu sự thay đổi điện dung tại góc rẽ.
3. Quản lý Lớp (Stackup) và Đường hồi tiếp (Return Path)Mặt phẳng tham chiếu (Reference Plane): Các đường tín hiệu high-speed phải chạy ngay phía trên một mặt phẳng mass (GND) liên tục.Tránh khe hở (Split Planes): Tuyệt đối không chạy dây tín hiệu cao tốc băng qua khe hở trên mặt phẳng mass. Điều này sẽ tạo ra vòng lặp dòng điện lớn, gây nhiễu EMI cực nặng.
4. Cách ly và Chống nhiễu (Isolation)Quy tắc 3W: Khoảng cách giữa các cặp tín hiệu khác nhau nên ít nhất gấp 3 lần độ rộng đường dây để giảm thiểu hiện tượng nhiễu chéo (crosstalk).Khu vực Magnetics (Biến áp cách ly): Đối với Ethernet, phần kết nối giữa chip PHY và đầu nối RJ45 thường qua một biến áp. Tại khu vực dưới biến áp này, bạn nên cắt bỏ tất cả các mặt phẳng nguồn và mass (keep-out) để tránh nhiễu cao áp và tăng cường cách ly điện áp.

10/03/2026

Dưới đây là những lý do chính giải thích tại sao Việc sắp xếp linh kiện lại quan trọng nhấ trong thiết kế PCB

1. Quyết định khả năng đi dây (Routing)
Nếu linh kiện được đặt ở những vị trí bất hợp lý, các đường tín hiệu sẽ bị chồng chéo, buộc bạn phải sử dụng nhiều lớp mạch (layers) hơn hoặc đi dây vòng vèo.

Tối ưu hóa đường đi: Sắp xếp tốt giúp các đường dây ngắn nhất có thể, giảm diện tích board mạch.

Tránh "nút thắt cổ chai": Đặt linh kiện thông minh giúp giải phóng không gian cho các bus dữ liệu lớn hoặc đường nguồn quan trọng.

2. Quản lý nhiễu và chất lượng tín hiệu (Signal Integrity)
Trong các mạch cao tần hoặc mạch hỗn hợp (analog và digital), vị trí linh kiện là yếu tố then chốt để chống nhiễu.

Phân vùng chức năng: Bạn cần tách biệt khối công suất (gây nhiễu) khỏi khối tín hiệu nhỏ (dễ bị nhiễu).

Vòng lặp dòng điện: Sắp xếp linh kiện hợp lý giúp giảm thiểu diện tích vòng lặp (current loop), từ đó giảm bức xạ điện từ (EMI).

3. Tối ưu hóa tản nhiệt (Thermal Management)
Linh kiện điện tử tỏa nhiệt khi hoạt động. Nếu đặt các linh kiện công suất cao (như MOSFET, IC nguồn) quá gần nhau hoặc gần các linh kiện nhạy cảm với nhiệt (như tụ hóa, thạch anh), mạch sẽ nhanh hỏng hoặc hoạt động thiếu ổn định.

Việc sắp xếp cho phép tạo ra các khoảng trống để thoát nhiệt hoặc đặt các phiến tản nhiệt hiệu quả hơn.

4. Ảnh hưởng đến quá trình sản xuất và lắp ráp (DFM/DFA)
Một thiết kế đẹp trên máy tính chưa chắc đã dễ chế tạo trong thực tế.

Khoảng cách an toàn: Linh kiện quá sát nhau khiến máy pick-and-place khó thao tác hoặc khó hàn sửa bằng tay.

Hướng linh kiện: Trong hàn sóng (wave soldering), việc đặt linh kiện cùng chiều giúp tránh hiện tượng "bóng râm" (shadowing), đảm bảo các mối hàn đều và chắc.

5. Tiết kiệm chi phí
Giảm số lớp mạch: Sắp xếp tốt có thể giúp bạn hoàn thành thiết kế trên 2 lớp thay vì 4 lớp, giảm đáng kể chi phí gia công.

Giảm tỷ lệ lỗi: Mạch ít nhiễu, tản nhiệt tốt đồng nghĩa với việc ít phải bảo trì và thu hồi sản phẩm.

Nguyên tắc "vàng" khi sắp xếp linh kiện:
Linh kiện cố định trước: Đặt các đầu nối (connectors), công tắc, đèn LED ở vị trí mép board theo yêu cầu cơ khí.

Linh kiện chính trung tâm: Đặt vi điều khiển (MCU), FPGA hoặc các IC chính ở giữa.

Linh kiện phụ trợ bao quanh: Các tụ lọc nguồn (decoupling capacitor) phải đặt cực kỳ gần chân nguồn của IC.

Phân cụm: Giữ các linh kiện thuộc cùng một khối chức năng ở gần nhau.

11/02/2026

We will be closed for the Lunar New Year holiday from February 14th to February 22nd. We look forward to your company's cooperation

24/12/2025

Happy Holiday

19/12/2025

Thiết kế mạch High-Speed (tốc độ cao) là quy trình phức tạp đòi hỏi sự chú trọng đặc biệt vào Signal Integrity (Toàn vẹn tín hiệu) và EMI (Nhiễu điện từ). Khi tần số tăng lên, đường mạch không còn là dây dẫn đơn thuần mà hoạt động như một đường dây truyền sóng (transmission line).Dưới đây là hướng dẫn cốt lõi chia theo các giai đoạn thiết kế:1. Chuẩn bị Stack-up (Xếp lớp mạch)Đây là bước quan trọng nhất. Nếu Stack-up sai, bạn không thể sửa chữa bằng cách đi dây (routing).Nguyên tắc Vàng: Luôn bố trí ít nhất một lớp Ground (GND) liền kề với lớp tín hiệu High-speed. Lớp GND này đóng vai trò là đường hồi tiếp (Return Path).Vật liệu:FR-4: Dùng cho các ứng dụng phổ thông (< 1-2 GHz).Rogers / High-Speed Laminates: Bắt buộc cho tần số cực cao (> 5 GHz) hoặc RF để giảm tổn hao điện môi (Dielectric Loss).Stack-up đối xứng: Đảm bảo bố trí các lớp đối xứng qua tâm để tránh mạch bị cong vênh khi gia nhiệt.2. Kiểm soát trở kháng (Impedance Control)Mọi đường mạch High-speed đều phải có trở kháng xác định để tránh phản xạ tín hiệu (gây nhiễu sóng đứng).Single-ended (Đơn cực): Thường là 50Ω (Antenna, Clock).Differential Pair (Cặp vi sai):90Ω: USB, PCIe, DDR.100Ω: Ethernet (RJ45), HDMI, LVDS.Công cụ tính toán: Sử dụng phần mềm như Saturn PCB Toolkit hoặc Polar Si9000 để tính độ rộng (Trace Width) và khoảng cách (Spacing) dựa trên thông số Stack-up của nhà sản xuất PCB.3. Các kỹ thuật Routing (Đi dây) cốt lõiA. Đường hồi tiếp (Return Path) - Quy tắc sống cònDòng điện cao tần luôn quay về nguồn theo con đường có cảm kháng thấp nhất, tức là ngay bên dưới đường dây tín hiệu trên lớp GND.KHÔNG BAO GIỜ xẻ rãnh (split plane) lớp GND nằm dưới đường High-speed. Việc này buộc dòng điện đi vòng, tạo ra vòng lặp lớn (Loop Area) gây nhiễu EMI nghiêm trọng.Chuyển lớp (Layer Transition): Khi đường tín hiệu đổi lớp qua Via, hãy đặt thêm một GND Via (Stitching Via) ngay bên cạnh để tạo đường dẫn cho dòng hồi tiếp chuyển lớp theo.B. Chiều dài đường dây (Length Matching)Các tín hiệu trong cùng một Bus (như DDR, HDMI) phải đến đích cùng một lúc.Kỹ thuật: Sử dụng đường dây hình rắn (Serpentine/Meander) để kéo dài các dây ngắn cho bằng dây dài nhất.Sai số (Tolerance): Tùy chuẩn giao tiếp (ví dụ DDR3/4 có thể yêu cầu sai số < 10-25 mil).Lưu ý: Khi đi hình rắn, khoảng cách giữa các nếp gấp nên > 3W (3 lần độ rộng dây) để tránh tự cảm ứng.C. Giảm nhiễu (Crosstalk)Quy tắc 3W: Khoảng cách giữa tâm hai đường mạch High-speed cạnh nhau tối thiểu phải bằng 3 lần độ rộng đường mạch ($Spacing \ge 3 \times Width$).Guard Trace: Với các tín hiệu cực nhạy cảm, có thể đi một đường GND bao quanh hoặc chèn giữa (nhưng cần cẩn thận vì có thể làm thay đổi trở kháng).4. Xử lý thành phần (Termination & Decoupling)Termination (Trở kháng đầu cuối): Đặt điện trở nối tiếp (Series) gần nguồn hoặc song song (Parallel) gần tải để triệt tiêu sóng phản xạ (Ringing). Giá trị điện trở phụ thuộc vào tính toán trở kháng (thường 22Ω, 33Ω, 50Ω).Tụ Decoupling: Đặt càng gần chân nguồn IC càng tốt. Với mạch High-speed, cần phối hợp nhiều giá trị tụ (10uF, 100nF, 1nF) để lọc nhiễu ở các dải tần số khác nhau.5. Những lỗi phổ biến cần tránhStub (Nhánh cụt): Tránh tạo ra các đoạn dây thừa (stub) khi routing vào chân linh kiện hoặc via, chúng hoạt động như ăng-ten thu phát nhiễu.Góc vuông 90 độ: Nên dùng góc 45 độ hoặc bo tròn. Góc 90 độ gây thay đổi độ rộng đường mạch đột ngột, làm thay đổi trở kháng cục bộ.Kết nối Connector: Đảm bảo các cặp tín hiệu vi sai đi vào connector phải cân bằng và đối xứng cho đến tận điểm hàn.

18/09/2025

Thiết kế bo mạch, hay còn gọi là thiết kế mạch in (PCB - Printed Circuit Board), đóng vai trò cực kỳ quan trọng và không thể thiếu trong chuỗi cung ứng bán dẫn. Nó là cầu nối biến ý tưởng thiết kế vi mạch (IC - Integrated Circuit) thành một sản phẩm điện tử vật lý hoàn chỉnh, có thể hoạt động được.
Chuỗi cung ứng bán dẫn bao gồm nhiều giai đoạn, từ thiết kế, sản xuất chip (wafer fabrication), đóng gói, đến tích hợp và tiêu thụ. Thiết kế bo mạch nằm ở giai đoạn tích hợp và tiêu thụ, sau khi chip đã được sản xuất và đóng gói.
Thiết kế bo mạch có những vai trò chính sau:
Tạo nền tảng vật lý cho IC và các linh kiện: Bo mạch cung cấp một nền tảng cơ học vững chắc để gắn chip và các linh kiện điện tử khác
Kết nối các linh kiện: Nó tạo ra các đường dẫn điện (trace) để kết nối các chân của chip với các linh kiện khác như điện trở, tụ điện, và các IC phụ trợ, tạo thành một mạch điện hoàn chỉnh có chức năng.
Truyền tín hiệu và nguồn điện: Bo mạch đảm bảo tín hiệu điện từ chip được truyền đi một cách chính xác, ổn định, và cung cấp nguồn điện sạch, đủ mạnh cho tất cả các linh kiện trên đó.
Tối ưu hóa hiệu suất: Một thiết kế bo mạch tốt giúp tối ưu hóa hiệu suất của toàn hệ thống bằng cách giảm nhiễu, kiểm soát trở kháng đường truyền, và quản lý nhiệt độ.
Đóng vai trò quan trọng trong sản xuất hàng loạt: Các file thiết kế bo mạch (Ge**er file) là tiêu chuẩn để các nhà sản xuất chế tạo bo mạch in. Một thiết kế tối ưu cho sản xuất (Design for Manufacturing - DFM) sẽ giúp giảm chi phí và thời gian sản xuất, đồng thời tăng độ tin cậy của sản phẩm.
Nói một cách đơn giản, nếu chip là "bộ não" của một thiết bị điện tử, thì bo mạch chính là "hệ thần kinh" giúp bộ não đó kết nối và điều khiển các bộ phận khác để thực hiện chức năng.

15/09/2025

Trong suốt 20 năm làm nghề, tôi đã chứng kiến nhiều dự án phức tạp, nhưng có những bài học đơn giản lại mang đến giá trị lớn . Một trong số đó là dự án với module IPAM404 của BARIX. Đây là một module rất nhỏ, nhưng chứa đựng đầy đủ các thành phần từ tín hiệu tốc độ cao, bộ nhớ RAM, cho đến tín hiệu tương tự audio.

Người thiết kế trước đã gặp một vấn đề kinh điển. Họ ưu tiên xử lý các đường mạch tốc độ cao. Suy nghĩ này thoạt nhìn có vẻ hợp lý: tốc độ cao, yêu cầu cao, phải được ưu tiên. Thế nhưng, hệ quả là các đường tín hiệu tương tự (audio) bị kéo dài, uốn lượn và không được tách biệt khỏi các nguồn gây nhiễu. Kết quả là mạch bị nhiễu kinh khủng, âm thanh méo mó và không ổn định.

Tôi đã quyết định làm một điều ngược lại. Tôi đặt câu hỏi: "Tín hiệu nào nhạy cảm nhất?" Câu trả lời rất rõ ràng: chính là tín hiệu tương tự audio.
Tôi đặt các linh kiện liên quan đến audio ở vị trí tốt nhất, với đường mạch ngắn nhất có thể.
Tôi tách các đường audio ra khỏi các đường tín hiệu số tốc độ cao, clock và nguồn điện. Tôi thiết kế các mặt đất (ground plane) riêng biệt cho từng khối, đảm bảo chúng không can nhiễu lẫn nhau.
Cô lập nguồn nhiễu: Các nguồn gây nhiễu như đường clock và đường nguồn được xử lý cẩn thận, được đi xa các tín hiệu nhạy cảm nhất.
Kết quả thật tuyệt vời. Mạch hoạt động rất tốt và cực kỳ ổn định. Âm thanh trong, không còn tiếng nhiễu.

11/09/2025

Trong thế giới thiết kế điện tử, chúng ta thường tập trung vào những lỗi nghiêm trọng như sai sơ đồ nguyên lý, lỗi layout đường mạch, hay sai giá trị linh kiện. Tuy nhiên, có những lỗi tưởng chừng nhỏ nhặt, vô hại lại có thể "phá hỏng" cả một sản phẩm, đặc biệt là khi chúng ta dựa vào yếu tố con người để hoàn thiện.

Một câu chuyện hiếm gặp nhưng đầy ý nghĩa đã xảy ra trong sự nghiệp thiết kế của tôi tại hãng Barix. Tôi đã thiết kế một bo mạch có IC nguồn, trong đó có hai con trở để phân áp đầu ra. Trên sơ đồ và layout, mọi thứ đều đúng. Tuy nhiên vị trí của hai con trở này trên lớp in lụa (silk screen) đã bị tráo đổi.

Nếu việc lắp ráp được thực hiện bằng máy móc (Pick-and-Place), đây sẽ không phải là vấn đề. Các máy này hoạt động dựa trên file vị trí linh kiện (placement file) hoặc file Ge**er, không phải dựa vào lớp silk screen. Chúng sẽ đặt linh kiện đúng vị trí theo file thiết kế, và mạch sẽ hoạt động bình thường, bất chấp lỗi hiển thị trên bề mặt.

Nhưng trong trường hợp này, việc lắp ráp được thực hiện bằng tay. Người thợ hàn sẽ dựa vào lớp silk screen để xác định vị trí của từng linh kiện. Khi nhìn thấy hai ký hiệu R1 và R2 bị tráo đổi, họ sẽ vô tình hàn hai con trở sai vị trí. Kết quả là mạch không chạy được, dù về mặt lý thuyết, thiết kế điện tử trên phần mềm là hoàn toàn chính xác.

Sự cố này là một lời nhắc nhở mạnh mẽ về tầm quan trọng của việc kiểm tra toàn diện, không chỉ tập trung vào những khía cạnh chức năng cốt lõi. Trong quy trình thiết kế, chúng ta không thể bỏ qua bất kỳ chi tiết nào, dù là nhỏ nhất. Lớp silk screen không chỉ để trang trí hay đánh dấu, nó còn là "ngôn ngữ" giao tiếp trực tiếp với người lắp ráp, đặc biệt là khi lắp ráp thủ công.

Sự cố này cũng cho thấy một bài học về sự phụ thuộc vào công nghệ. Công nghệ tự động hóa có thể giúp chúng ta khắc phục những lỗi sơ đẳng của con người, nhưng nó không thể thay thế được sự cẩn trọng và tỉ mỉ trong từng khâu của quy trình. Một lỗi nhỏ trong file thiết kế, tưởng chừng như vô hại, có thể trở thành một vấn đề lớn khi nó tương tác với một phương pháp sản xuất khác.

Câu chuyện này là một minh chứng sống động rằng, trong thiết kế, sự hoàn hảo không chỉ nằm ở việc mạch chạy được, mà còn ở việc đảm bảo tất cả các yếu tố, từ sơ đồ, layout cho đến lớp in lụa, đều phải chính xác để tạo ra một sản phẩm hoàn thiện và đáng tin cậy.

28/08/2025

Tôi vẫn nhớ như in những dự án thiết kế bo mạch RF đầu tiên cho hãng SIR (sau này được CSR mua lại). Đó không chỉ là việc vẽ ra những đường mạch, mà là một cuộc chiến thực sự để tối ưu hóa từng milimét không gian. Linh kiện được đặt kín mít cả mặt trên (top) và mặt dưới (bottom), gần như không còn chỗ trống, chỉ vừa đủ để đặt các via. Mỗi lần di chuyển một linh kiện nhỏ, tôi phải tính toán cẩn thận để tránh ảnh hưởng đến các thành phần xung quanh.

Tuy nhiên, thách thức lớn nhất không nằm ở việc sắp xếp linh kiện, mà ở bộ dao động cho chip của CSR. Đây là một trong những thành phần nhạy cảm nhất, quyết định sự ổn định và hiệu suất của toàn bộ mạch. Việc bố trí bộ dao động này đòi hỏi sự chính xác tuyệt đối, cả về khoảng cách, đường mạch, và nhiễu.

26/08/2025

Trong 20 năm qua, lĩnh vực thiết kế mạch in (PCB) đã có những bước tiến khổng lồ. Từ việc thiết kế các bo mạch đơn giản chỉ để kiểm soát các thiết bị cơ bản, ngày nay chúng ta phải đối mặt với những thách thức phức tạp hơn nhiều: tần số cao, nhiễu điện từ (EMI), và quản lý nhiệt.

Với kinh nghiệm làm việc trong nhiều dự án, từ mạch điều khiển công nghiệp đến các thiết bị điện tử tiêu dùng, tôi đã đúc kết được nhiều bài học quan trọng. Bài viết này là tổng hợp những kinh nghiệm thực chiến đó, với hy vọng có thể giúp những người mới bắt đầu và cả những kỹ sư đã có kinh nghiệm nhìn lại và phát triển hơn trong sự nghiệp của mình
Bạn đã bao giờ dành hàng giờ liền để thiết kế một bo mạch thật hoàn hảo, nhưng khi sản xuất lại gặp phải những lỗi không ngờ đến? Tôi đã trải qua điều đó, không chỉ một lần, mà là rất nhiều lần trong suốt 20 năm làm nghề.

Thiết kế PCB không chỉ là việc nối các linh kiện với nhau. Đó là sự kết hợp giữa kiến thức chuyên môn, kinh nghiệm thực tế, và khả năng dự đoán các vấn đề tiềm ẩn. Trong bài viết này, tôi sẽ chia sẻ những sai lầm mà tôi đã gặp phải, cùng với những kinh nghiệm quý báu đã giúp tôi tối ưu hóa quy trình thiết kế, tiết kiệm thời gian và chi phí, ngay cả với những dự án phức tạp nhất

23/08/2025

Phần mềm CADLUS của Nisoul được thiết kế đặc biệt không chỉ để tạo ra các bản thiết kế mạch in (PCB) chất lượng cao, mà còn để tối ưu hóa quy trình sản xuất, làm cho nó trở nên nhanh chóng và thuận tiện cho các fab house (nhà máy sản xuất mạch).

Và để đạt được điều đó, Nisoul đã tham khảo ý kiến từ nhà làm fab house lớn nhất Nhật Bản là P-Ban.com.

Đây là một điểm rất chính xác và quan trọng, thể hiện triết lý thiết kế sản phẩm của người Nhật.

Sự hợp tác giữa một công ty phát triển phần mềm thiết kế (Nisoul) và một fab house hàng đầu (P-Ban.com) mang lại những lợi ích đáng kể:

Tối ưu hóa quy trình sản xuất: Bằng cách tham khảo ý kiến từ P-Ban.com, Nisoul có thể tích hợp các tính năng trực tiếp vào phần mềm CADLUS để đảm bảo rằng các file đầu ra (như Ge**er) không chỉ đúng về mặt thiết kế mà còn hoàn toàn tương thích và dễ dàng được xử lý bởi các máy móc sản xuất thực tế.

Giảm thiểu lỗi: Sự kết nối chặt chẽ giữa thiết kế và sản xuất giúp giảm đáng kể các lỗi phát sinh do không tương thích định dạng file, sai lệch thông số kỹ thuật, hoặc các vấn đề khác có thể xảy ra khi chuyển từ bản vẽ sang sản phẩm vật lý.

Tăng tốc độ và hiệu quả: Khi các file thiết kế từ CADLUS được tối ưu hóa cho quy trình của P-Ban.com, toàn bộ quy trình từ thiết kế đến sản xuất và giao hàng trở nên nhanh chóng và hiệu quả hơn.

Sự hợp tác này chính là ví dụ điển hình cho việc tại sao CADLUS lại được coi là một công cụ mạnh mẽ và chuyên nghiệp, phản ánh triết lý kỹ thuật của Nhật Bản: tập trung vào hiệu quả và sự liền mạch của toàn bộ quy trình, từ khâu thiết kế đến sản phẩm cuối cùng

PCBVN

14/03/2026

10/03/2026

11/02/2026

24/12/2025

19/12/2025

18/09/2025

15/09/2025

11/09/2025

28/08/2025

26/08/2025

23/08/2025

Address

Opening Hours

Telephone

Website

Alerts

Contact The Business

Shortcuts

Share

Category

Monday	07:30 - 17:00
Tuesday	07:30 - 17:00
Wednesday	07:30 - 17:00
Thursday	07:30 - 17:00
Friday	07:30 - 17:00
Saturday	07:30 - 11:30